Skip to content

Commit 11df0ce

Browse files
shiltianshiltian
committed
[NFC][AMDGPU] Use structured binding to replace explicit use of std::pair
1 parent 8129ba6 commit 11df0ce

File tree

1 file changed

+40
-44
lines changed

1 file changed

+40
-44
lines changed

‎llvm/lib/Target/AMDGPU/SIISelLowering.cpp

Lines changed: 40 additions & 44 deletions
Original file line numberDiff line numberDiff line change
@@ -3331,11 +3331,9 @@ void SITargetLowering::passSpecialInputs(
33313331
};
33323332
// clang-format on
33333333

3334-
for (auto Attr : ImplicitAttrs) {
3335-
AMDGPUFunctionArgInfo::PreloadedValue InputID = Attr.first;
3336-
3334+
for (auto [InputID, Attr] : ImplicitAttrs) {
33373335
// If the callee does not use the attribute value, skip copying the value.
3338-
if (CLI.CB->hasFnAttr(Attr.second))
3336+
if (CLI.CB->hasFnAttr(Attr))
33393337
continue;
33403338

33413339
const auto [OutgoingArg, ArgRC, ArgTy] =
@@ -3927,10 +3925,8 @@ SDValue SITargetLowering::LowerCall(CallLoweringInfo &CLI,
39273925

39283926
// Add argument registers to the end of the list so that they are known live
39293927
// into the call.
3930-
for (auto &RegToPass : RegsToPass) {
3931-
Ops.push_back(
3932-
DAG.getRegister(RegToPass.first, RegToPass.second.getValueType()));
3933-
}
3928+
for (auto &[Reg, Val] : RegsToPass)
3929+
Ops.push_back(DAG.getRegister(Reg, Val.getValueType()));
39343930

39353931
// Add a register mask operand representing the call-preserved registers.
39363932
const uint32_t *Mask = TRI->getCallPreservedMask(MF, CallConv);
@@ -8863,16 +8859,16 @@ SDValue SITargetLowering::lowerRawBufferAtomicIntrin(SDValue Op,
88638859

88648860
SDValue VData = Op.getOperand(2);
88658861
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
8866-
auto Offsets = splitBufferOffsets(Op.getOperand(4), DAG);
8862+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(4), DAG);
88678863
auto SOffset = selectSOffset(Op.getOperand(5), DAG, Subtarget);
88688864
SDValue Ops[] = {
88698865
Op.getOperand(0), // Chain
88708866
VData, // vdata
88718867
Rsrc, // rsrc
88728868
DAG.getConstant(0, DL, MVT::i32), // vindex
8873-
Offsets.first, // voffset
8869+
VOffset, // voffset
88748870
SOffset, // soffset
8875-
Offsets.second, // offset
8871+
Offset, // offset
88768872
Op.getOperand(6), // cachepolicy
88778873
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
88788874
};
@@ -8891,16 +8887,16 @@ SITargetLowering::lowerStructBufferAtomicIntrin(SDValue Op, SelectionDAG &DAG,
88918887

88928888
SDValue VData = Op.getOperand(2);
88938889
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
8894-
auto Offsets = splitBufferOffsets(Op.getOperand(5), DAG);
8890+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(5), DAG);
88958891
auto SOffset = selectSOffset(Op.getOperand(6), DAG, Subtarget);
88968892
SDValue Ops[] = {
88978893
Op.getOperand(0), // Chain
88988894
VData, // vdata
88998895
Rsrc, // rsrc
89008896
Op.getOperand(4), // vindex
8901-
Offsets.first, // voffset
8897+
VOffset, // voffset
89028898
SOffset, // soffset
8903-
Offsets.second, // offset
8899+
Offset, // offset
89048900
Op.getOperand(7), // cachepolicy
89058901
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
89068902
};
@@ -8981,15 +8977,15 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
89818977
IntrID == Intrinsic::amdgcn_raw_ptr_buffer_load_format;
89828978

89838979
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(2), DAG);
8984-
auto Offsets = splitBufferOffsets(Op.getOperand(3), DAG);
8980+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(3), DAG);
89858981
auto SOffset = selectSOffset(Op.getOperand(4), DAG, Subtarget);
89868982
SDValue Ops[] = {
89878983
Op.getOperand(0), // Chain
89888984
Rsrc, // rsrc
89898985
DAG.getConstant(0, DL, MVT::i32), // vindex
8990-
Offsets.first, // voffset
8986+
VOffset, // voffset
89918987
SOffset, // soffset
8992-
Offsets.second, // offset
8988+
Offset, // offset
89938989
Op.getOperand(5), // cachepolicy, swizzled buffer
89948990
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
89958991
};
@@ -9008,15 +9004,15 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
90089004
IntrID == Intrinsic::amdgcn_struct_ptr_buffer_load_format;
90099005

90109006
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(2), DAG);
9011-
auto Offsets = splitBufferOffsets(Op.getOperand(4), DAG);
9007+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(4), DAG);
90129008
auto SOffset = selectSOffset(Op.getOperand(5), DAG, Subtarget);
90139009
SDValue Ops[] = {
90149010
Op.getOperand(0), // Chain
90159011
Rsrc, // rsrc
90169012
Op.getOperand(3), // vindex
9017-
Offsets.first, // voffset
9013+
VOffset, // voffset
90189014
SOffset, // soffset
9019-
Offsets.second, // offset
9015+
Offset, // offset
90209016
Op.getOperand(6), // cachepolicy, swizzled buffer
90219017
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
90229018
};
@@ -9028,16 +9024,16 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
90289024
MemSDNode *M = cast<MemSDNode>(Op);
90299025
EVT LoadVT = Op.getValueType();
90309026
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(2), DAG);
9031-
auto Offsets = splitBufferOffsets(Op.getOperand(3), DAG);
9027+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(3), DAG);
90329028
auto SOffset = selectSOffset(Op.getOperand(4), DAG, Subtarget);
90339029

90349030
SDValue Ops[] = {
90359031
Op.getOperand(0), // Chain
90369032
Rsrc, // rsrc
90379033
DAG.getConstant(0, DL, MVT::i32), // vindex
9038-
Offsets.first, // voffset
9034+
VOffset, // voffset
90399035
SOffset, // soffset
9040-
Offsets.second, // offset
9036+
Offset, // offset
90419037
Op.getOperand(5), // format
90429038
Op.getOperand(6), // cachepolicy, swizzled buffer
90439039
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
@@ -9055,16 +9051,16 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
90559051
MemSDNode *M = cast<MemSDNode>(Op);
90569052
EVT LoadVT = Op.getValueType();
90579053
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(2), DAG);
9058-
auto Offsets = splitBufferOffsets(Op.getOperand(4), DAG);
9054+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(4), DAG);
90599055
auto SOffset = selectSOffset(Op.getOperand(5), DAG, Subtarget);
90609056

90619057
SDValue Ops[] = {
90629058
Op.getOperand(0), // Chain
90639059
Rsrc, // rsrc
90649060
Op.getOperand(3), // vindex
9065-
Offsets.first, // voffset
9061+
VOffset, // voffset
90669062
SOffset, // soffset
9067-
Offsets.second, // offset
9063+
Offset, // offset
90689064
Op.getOperand(6), // format
90699065
Op.getOperand(7), // cachepolicy, swizzled buffer
90709066
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
@@ -9185,17 +9181,17 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
91859181
case Intrinsic::amdgcn_raw_buffer_atomic_cmpswap:
91869182
case Intrinsic::amdgcn_raw_ptr_buffer_atomic_cmpswap: {
91879183
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(4), DAG);
9188-
auto Offsets = splitBufferOffsets(Op.getOperand(5), DAG);
9184+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(5), DAG);
91899185
auto SOffset = selectSOffset(Op.getOperand(6), DAG, Subtarget);
91909186
SDValue Ops[] = {
91919187
Op.getOperand(0), // Chain
91929188
Op.getOperand(2), // src
91939189
Op.getOperand(3), // cmp
91949190
Rsrc, // rsrc
91959191
DAG.getConstant(0, DL, MVT::i32), // vindex
9196-
Offsets.first, // voffset
9192+
VOffset, // voffset
91979193
SOffset, // soffset
9198-
Offsets.second, // offset
9194+
Offset, // offset
91999195
Op.getOperand(7), // cachepolicy
92009196
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
92019197
};
@@ -9209,17 +9205,17 @@ SDValue SITargetLowering::LowerINTRINSIC_W_CHAIN(SDValue Op,
92099205
case Intrinsic::amdgcn_struct_buffer_atomic_cmpswap:
92109206
case Intrinsic::amdgcn_struct_ptr_buffer_atomic_cmpswap: {
92119207
SDValue Rsrc = bufferRsrcPtrToVector(Op->getOperand(4), DAG);
9212-
auto Offsets = splitBufferOffsets(Op.getOperand(6), DAG);
9208+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(6), DAG);
92139209
auto SOffset = selectSOffset(Op.getOperand(7), DAG, Subtarget);
92149210
SDValue Ops[] = {
92159211
Op.getOperand(0), // Chain
92169212
Op.getOperand(2), // src
92179213
Op.getOperand(3), // cmp
92189214
Rsrc, // rsrc
92199215
Op.getOperand(5), // vindex
9220-
Offsets.first, // voffset
9216+
VOffset, // voffset
92219217
SOffset, // soffset
9222-
Offsets.second, // offset
9218+
Offset, // offset
92239219
Op.getOperand(8), // cachepolicy
92249220
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
92259221
};
@@ -9623,16 +9619,16 @@ SDValue SITargetLowering::LowerINTRINSIC_VOID(SDValue Op,
96239619
if (IsD16)
96249620
VData = handleD16VData(VData, DAG);
96259621
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
9626-
auto Offsets = splitBufferOffsets(Op.getOperand(5), DAG);
9622+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(5), DAG);
96279623
auto SOffset = selectSOffset(Op.getOperand(6), DAG, Subtarget);
96289624
SDValue Ops[] = {
96299625
Chain,
96309626
VData, // vdata
96319627
Rsrc, // rsrc
96329628
Op.getOperand(4), // vindex
9633-
Offsets.first, // voffset
9629+
VOffset, // voffset
96349630
SOffset, // soffset
9635-
Offsets.second, // offset
9631+
Offset, // offset
96369632
Op.getOperand(7), // format
96379633
Op.getOperand(8), // cachepolicy, swizzled buffer
96389634
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
@@ -9651,16 +9647,16 @@ SDValue SITargetLowering::LowerINTRINSIC_VOID(SDValue Op,
96519647
if (IsD16)
96529648
VData = handleD16VData(VData, DAG);
96539649
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
9654-
auto Offsets = splitBufferOffsets(Op.getOperand(4), DAG);
9650+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(4), DAG);
96559651
auto SOffset = selectSOffset(Op.getOperand(5), DAG, Subtarget);
96569652
SDValue Ops[] = {
96579653
Chain,
96589654
VData, // vdata
96599655
Rsrc, // rsrc
96609656
DAG.getConstant(0, DL, MVT::i32), // vindex
9661-
Offsets.first, // voffset
9657+
VOffset, // voffset
96629658
SOffset, // soffset
9663-
Offsets.second, // offset
9659+
Offset, // offset
96649660
Op.getOperand(6), // format
96659661
Op.getOperand(7), // cachepolicy, swizzled buffer
96669662
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
@@ -9696,16 +9692,16 @@ SDValue SITargetLowering::LowerINTRINSIC_VOID(SDValue Op,
96969692
}
96979693

96989694
SDValue Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
9699-
auto Offsets = splitBufferOffsets(Op.getOperand(4), DAG);
9695+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(4), DAG);
97009696
auto SOffset = selectSOffset(Op.getOperand(5), DAG, Subtarget);
97019697
SDValue Ops[] = {
97029698
Chain,
97039699
VData,
97049700
Rsrc,
97059701
DAG.getConstant(0, DL, MVT::i32), // vindex
9706-
Offsets.first, // voffset
9702+
VOffset, // voffset
97079703
SOffset, // soffset
9708-
Offsets.second, // offset
9704+
Offset, // offset
97099705
Op.getOperand(6), // cachepolicy, swizzled buffer
97109706
DAG.getTargetConstant(0, DL, MVT::i1), // idxen
97119707
};
@@ -9747,16 +9743,16 @@ SDValue SITargetLowering::LowerINTRINSIC_VOID(SDValue Op,
97479743
}
97489744

97499745
auto Rsrc = bufferRsrcPtrToVector(Op.getOperand(3), DAG);
9750-
auto Offsets = splitBufferOffsets(Op.getOperand(5), DAG);
9746+
auto [VOffset, Offset] = splitBufferOffsets(Op.getOperand(5), DAG);
97519747
auto SOffset = selectSOffset(Op.getOperand(6), DAG, Subtarget);
97529748
SDValue Ops[] = {
97539749
Chain,
97549750
VData,
97559751
Rsrc,
97569752
Op.getOperand(4), // vindex
9757-
Offsets.first, // voffset
9753+
VOffset, // voffset
97589754
SOffset, // soffset
9759-
Offsets.second, // offset
9755+
Offset, // offset
97609756
Op.getOperand(7), // cachepolicy, swizzled buffer
97619757
DAG.getTargetConstant(1, DL, MVT::i1), // idxen
97629758
};

0 commit comments

Comments
 (0)